Mentor是西门子的一家企业，它很高兴地宣布ModelSim 2020.4的可用性，是统一的调试和仿真环境，为今天的FPGA设计人员在生产工作环境中提供了先进的功能。
ModelSim 2020.4发布说明-日期:2020年10月13日
SystemVerilog缺陷修复于2020.4
- QSIM-64132 - Vlog有时会给出不正确的错误，如:
- **错误:当解析文件test.sv(50): Failed to find name 'get_type' in scope 'tpkg'
—对于像'pkg::typename::get_type()这样的名称，其中"typename"是一个解析为类的typedef名称。
- QSIM-64922 - Vlog报告错误:
- **错误:test.sv(7)在implements子句中非法引用接口类型C::Intf。
-“C”是一个参数化的类类型，而“Intf”是一个引用接口类的typedef名称。
VHDL缺陷于2020.4修复
- QSIM-65962 -在使用-autoorder和-quiet开关编译时，如果在刷新阶段遇到语义错误，错误将不会被打印出来。这种行为是不正确的，现在所有错误都被打印出来，尽管其他编译日志消息被抑制。
如果使用默认初始化，占用2gb空间的大型数据结构将会崩溃。要做到这一点，数据结构中所有字段的默认值必须是0或NULL。显式地初始化对象可以解决这个问题。
- QSIM-65639 - design.bin可能有不正确的信号边界。如果信号边界依赖于函数调用，就会发生这种情况。这些函数使用std.textio。
